首頁 探索 說明
登入
NLNetfound
/
dsendcomm
2
2
複製 0
程式碼 問題管理 82 合併請求 0 版本發佈 5 Wiki Activity
257 Commit
1 分支
64MB
目錄樹: 63af4224c6
master
REL_2
PRE_2
REL_1
PRE_1
DCHK_1
分支列表 標籤列表
${ item.name }
Create branch ${ searchTerm }
from '63af4224c6'
${ noResults }
Commit Graph

2 次程式碼提交 (63af4224c6a3e3e7ca0feb6c5a59d496dab90e25)

作者 SHA1 備註 提交日期
  Michael Schloh von Bennewitz 50e65f2bcb Add mounting holes to the test jig and avoid upside down text in panels. 4 年之前
  Michael Schloh von Bennewitz d8106ebb3a Add structures and circuits to support forthcoming test jig construction. 4 年之前
  Michael Schloh von Bennewitz 060584f6bc Complete milestone 'Blank FR4 design' for remaining device formats. 4 年之前
Europalab Devices | Networks
繁體中文(香港)
繁體中文(香港) English 简体中文 繁體中文(台灣) Deutsch français Nederlands latviešu русский Українська 日本語 español português do Brasil polski български italiano suomi Türkçe čeština српски svenska 한국어
JavaScript licenses API DigitalOcean Impressum Datenschutz