首页 探索 帮助
登录
NLNetfound
/
dsendcomm
2
2
派生 0
代码 工单 82 合并请求 0 版本发布 5 百科 动态
286 提交
1 分支
64MB
目录树: ea19d4720a
master
REL_2
PRE_2
REL_1
PRE_1
DCHK_1
分支列表 标签列表
${ item.name }
创建分支 ${ searchTerm }
从 'ea19d4720a'
${ noResults }
提交图

2 次代码提交 (ea19d4720a96060c9f2f3a2913c61c7d16e9f298)

作者 SHA1 备注 提交日期
  Michael Schloh von Bennewitz 659c316ae0 Bump revision numbers, dates, and copyright pending release to manufacturing. 4 年前
  Michael Schloh von Bennewitz bb8473ae5a Complete production grade panelisation and foil design for LPKF frames. 4 年前
  Michael Schloh von Bennewitz fe06fd495f Adjust track width, via drills, and annular rings to minimum specs. 4 年前
  Michael Schloh von Bennewitz 8d28560c4e Tighten tolerances to highest four layer ENIG cheap fabrication capacity. 4 年前
  Michael Schloh von Bennewitz f779b7999a Adapt layers and tolerances to correspond with four layer qualities. 4 年前
  Michael Schloh von Bennewitz a71b05cc81 Prepare for layout edition in BGA with corresponding traces and vias. 4 年前
  Michael Schloh von Bennewitz 41e5f095e8 Include more project boilerplate structure and library cache. 4 年前
  Michael Schloh von Bennewitz 56dfb433cc Initialise hardware engineering for imminent schematic capture. 4 年前
Europalab Devices | Networks
简体中文
简体中文 English 繁體中文(香港) 繁體中文(台灣) Deutsch français Nederlands latviešu русский Українська 日本語 español português do Brasil polski български italiano suomi Türkçe čeština српски svenska 한국어
JavaScript licenses API DigitalOcean Impressum Datenschutz