Domů Procházet Nápověda
Přihlásit se
NLNetfound
/
dsendcomm
2
2
Rozštěpit 0
Zdrojový kód Úkoly 82 Požadavky na natažení 0 Vydání 5 Wiki Aktivita
286 Revize
1 Větev
64MB
Strom: ea19d4720a
master
REL_2
PRE_2
REL_1
PRE_1
DCHK_1
Větve Značky
${ item.name }
Vytvořit větev ${ searchTerm }
z „ea19d4720a“
${ noResults }
Graf revizí

2 Revize (ea19d4720a96060c9f2f3a2913c61c7d16e9f298)

Autor SHA1 Zpráva Datum
  Michael Schloh von Bennewitz 50e65f2bcb Add mounting holes to the test jig and avoid upside down text in panels. před 4 roky
  Michael Schloh von Bennewitz d8106ebb3a Add structures and circuits to support forthcoming test jig construction. před 4 roky
  Michael Schloh von Bennewitz 060584f6bc Complete milestone 'Blank FR4 design' for remaining device formats. před 4 roky
Europalab Devices | Networks
čeština
čeština English 简体中文 繁體中文(香港) 繁體中文(台灣) Deutsch français Nederlands latviešu русский Українська 日本語 español português do Brasil polski български italiano suomi Türkçe српски svenska 한국어
JavaScript licenses API DigitalOcean Impressum Datenschutz