NLNetfound
/
dsendcomm
2
2
複製 0
程式碼 問題 82 合併請求 0 版本發佈 5 Wiki 活動
286 提交
1 分支
64MB
目錄樹: ea19d4720a
分支列表 標籤
${ item.name }
建立分支 ${ searchTerm }
從 'ea19d4720a'
${ noResults }
提交線圖

2 次程式碼提交 (ea19d4720a96060c9f2f3a2913c61c7d16e9f298)

作者 SHA1 備註 提交日期
  Michael Schloh von Bennewitz 50e65f2bcb Add mounting holes to the test jig and avoid upside down text in panels. 4 年之前
  Michael Schloh von Bennewitz d8106ebb3a Add structures and circuits to support forthcoming test jig construction. 4 年之前
  Michael Schloh von Bennewitz 060584f6bc Complete milestone 'Blank FR4 design' for remaining device formats. 4 年之前